Articles techniques et présentations

研究・検討内容 平面型シリコン（Si）熱電発電素子は、半導体プロセスとの高い親和性を有し、IoTセンサー用電源として期待されている。本研究では、デバイス層にSiとシリコンゲルマニウム（SiGe）の多層膜を適用した平面型Si熱電発電素子を対象とし、フォノンモンテカルロ計算により算出したSi/SiGe多層膜の熱伝導率を材料パラメータとして用い、COMSOL Multiphysicsによるデバイス設計および発電性能評価を行った。特に、デバイス長さおよびSi/SiGe多層膜の総膜厚が発電性能に及ぼす影響を明らかにし、高性能化に向けた設計指針を検討した。

COMSOL Multiphysicsの使用内容 COMSOL Multiphysicsの伝熱モジュールを用いてデバイス内部の温度分布を解析し、熱電材料に生じる温度差を算出した。Si/SiGe多層膜の熱伝導率には、フォノンモンテカルロ計算により得られた値を材料物性として適用した。また、AC/DCモジュールを用いて電位分布およびデバイス抵抗を解析した。デバイス長さおよびSi/SiGe多層膜の総膜厚を設計パラメータとして系統的に変化させ、得られた温度差および電気抵抗から各条件における発電密度を算出し、デバイス性能を評価した。

結果の概要 伝熱解析より、デバイス長さの増加に伴って熱電材料内の温度差は増加する一方、電気抵抗も増加することが分かった。その結果、発電密度はデバイス長さおよびSi/SiGe多層膜の総膜厚に対して極大値を示し、最適な設計条件が存在することを確認した。また、デバイス断面の温度分布から熱電材料内の温度勾配形成を可視化するとともに、デバイス長さとSi/SiGe多層膜の総膜厚を設計変数とした発電密度の3次元マップを作成し、高発電密度が得られる設計領域を明らかにした。

結論 フォノンモンテカルロ計算により得られたSi/SiGe多層膜の熱伝導率をCOMSOL Multiphysicsへ入力し、伝熱解析および電気解析を組み合わせることで、平面型Si熱電発電素子の発電性能を評価した。デバイス断面の温度分布および発電密度マップを用いて設計パラメータと発電性能との関係を可視化し、高発電密度を実現するための最適なデバイス設計指針を得た。本手法は、Si系熱電発電素子の高性能化および効率的なデバイス設計に有効である。